美國伊利諾伊大學厄巴納-香檳分校研究團隊攻破了三維晶片製造領域“最後堡壘”，他們開發出一種在嚴格熱預算限制下，實現多層高性能單晶矽電路垂直集成的工藝。這項突破解决了因電晶體微縮趨近物理極限而面臨的晶片性能提升難題，為延續摩爾定律提供了新方向。相關研究成果發表於最新一期《自然》雜誌。
晶片產業長期遵循的摩爾定律正顯現疲態。同時，隨著電晶體尺寸縮小至原子級別，傳統平面微縮科技面臨根本性挑戰。業界普遍認為，向上發展的三維集成是延續晶片性能提升趨勢的關鍵路徑。然而，實現理想的單片三維集成，即直接在已完成的下層電路上依次疊加製造新的矽器件層，長期面臨一個難以逾越的障礙：製造高品質矽器件需要近1000攝氏度的高溫，這會熔化下層電路中已有的金屬互連線。囙此，業界規定，在完成首層電路後，後續任何新增製造步驟的溫度都不得超過400攝氏度，即存在嚴格的熱預算限制。
過去，為應對此限制，科學界嘗試使用多晶矽、非晶金屬氧化物甚至碳納米管等替代矽材料來製造上層器件，但這些資料的效能與可靠性始終無法與底層單晶矽器件匹配，限制了整體晶片性能。
團隊通過創新性的工藝設計解决了這一覈心衝突。他們從施主晶圓上製備出厚度不足10納米的獨立單晶矽納米薄膜，隨後在不超過200攝氏度的條件下，將其通過卷對卷層壓工藝精確轉移並貼合到已製備好下層電路的接收基板上。這種超薄矽膜的柔韌性使其能與底層表面完美貼合，有效避免了介面缺陷。
為適應低溫工藝，團隊還調整了電晶體設計，採用了“無結”結構，避開了傳統的高溫摻雜步驟。利用此方法，他們製造出三層垂直堆疊的電路結構，每層包含625個電晶體，平均良率達到98%，輸出電流效能與高溫製備的標準矽電晶體相當，顯著優於其他低溫替代資料。
該研究表明，利用標準單晶矽實現高性能、可擴展的單片三維集成已成為可能。團隊現時正著手將此項工藝技術轉移至工業電晶體代工廠，以驗證其產業化潜力。
【總編輯圈點】
今天的電晶體已經越來越小，體積接近物理極限，要想在有限空間布放更多電晶體，就得去三維空間找方法。此前，散熱問題是一道攔路虎。這次，科研人員沒有用什麼新的神奇資料，依然使用已經成熟的矽材料，不過，他們開闢了新的施工方法，像貼膜一樣蓋起高樓。這是一種冷壓工藝，省掉了需要高溫加工的步驟。如此一來，三維晶片有了可量產的施工路線圖。晶片每一次結構上的突破，最終都會讓我們口袋裏那臺機器變得更聰明、更便宜。